请注意，前级的输入就是触发器的输入，后级的输出就是触发器的输出，所以，主从触发器的动作特点是，在CP的一个周期内，触发器在CP＝1期间接收信号，但是输出最多变化一次。输出变化的时刻位于CP下降沿，即CP由1变0的时刻。
边沿触发器的抗干扰能力比主从触发器又提高了一步。边沿触发器由脉冲选通锁存器和脉冲边沿检测器组成。
脉冲边沿检测器 脉冲选通锁存器
脉冲边沿检测器实现时钟信号脉冲宽度变换的功能，在CP上升沿到来时，它产生一个极窄的正脉冲，一般为若干纳秒。于是，脉冲选通锁存器接收输入信号的时间被限制在这几纳秒之内。输入信号在这个脉冲出现时已然稳定且在脉冲持续期无变化，那么，锁存器的输出将仅仅取决于CP由0变1时刻的输入。所以，边沿触发器的动作特点是，在CP的一个周期内，触发器在CP的边沿时刻接收信号并使输出变化。如果我们不是如此倒霉，以致干扰就在CP边沿出现的话，边沿触发器将不会因为干扰的存在而误动作。
下图是一个脉冲边沿检测器。由于非门的延迟作用，到达与非门
输入端的两个脉冲信号有几纳秒的时间差，与非门输出一个几纳秒宽的负脉冲，经反相后变成一个几纳秒宽的正脉冲。
维持阻塞触发器也是一种边沿触发器【图4.2.16】。我我们通过一个动画来分析它的工作原理。
图4.2.16 维持阻塞结构的RS触发器
我们通过一个动画来分析它的工作原理
维持阻塞是一种电路结构，除了维持阻塞RS触发器外，还有维持阻塞D触发器【图4.2.17】和维持阻塞JK触发器【图4.3.5】。
图4.2.17 维持阻塞结构的D触发器
图4.3.5 维持阻塞结构JK触发器（74LS109）的电路图
RS触发器的输入信号不能同时为有效电平，这是RS触发器的约束条件。然而，在实际应用中，我们需要这样一种触发器，它有两个数据输入端，并且这两个数据输入端的所有四种输入电平组合都是有意义的。这种触发器就是JK触发器。它是RS触发器演化而成的【图4.2.10】，其特点是当J=0，K=0时，触发器的状态保持不变；当J=1，K=0时，触发器置位；当J=0，K=1时，触发器复位；当J=1，K=1时，触发器的状态翻转：次态和初态相反。
(a)
(b)
图4.2.10 主从JK触发器
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.