摘要：在无线通信中，降低频率合成器的相位噪声和抑制其相应的寄生输出，一直是设计者追求的目标。PE3293是Peregrine公司生产的高性能１.８GHz／550MHz双模整数分频集成锁相环电路，它具有超低的寄生输出。文中介绍了PE3293的特点功能和组成原理，给出了PE3293在频率综合器设计中的应用电路。
同时频率切换时间和寄生输出的抑制对系统也很重要。频率合成器作为一种高质量的信号源，与电子系统的性能有很大关系。在通信系统中，使用高稳定的信号源，可以充分利用频率资源。实际上，在电子对抗、导航等电子系统中，高指标的信号源会给系统带来良好的性价比，从而为系统设计师提供可靠的技术保障。
| 序 号 | 名 称 | 类 型 |
功 能 描 述 |
| 1 | N/C | 不连接 | |
| 2 | VDD | 电源，2.7～3.3V，需用一个电容就近旁路接地 | |
| 3 | CP1 | 输出 | PLL1内部的脉冲成形输出，用作外部VCO的输入驱动 |
| 4 | GND | 地端 | |
| 5 | fin1 | 输入 | 从PLL1（RR）VCO来的预分频器输入，最大频率为1.8GHz |
| 6 | Dec1 | PLL1的电源去耦端，有必要用一个电容就近接地 | |
| 7 | VDD1 | PLL1预分频器的电源，一般经3.3kΩ的电阻连到VDD | |
| 8 | fr | 输入 | 参考频率输入 |
| 9 | GND | 地端 | |
| 10 | f0LD | 输出 | 复用器输出，包括PLL1和PLL2主计数器或参考计数器输出/时钟检测信号，以及移位寄存器移出数据 |
| 11 | Clock | 输入 | CMOS时钟输入，在时钟信号的上升沿，各种计数器的串行数据将送入21bit的移位寄存器 |
| 12 | Data | 输入 | 二进制串行数据输入，为CMOS输入数据，MSB先，2bit的LSB为控制比特 |
| 13 | LE | 输入 | 负载使能CMOS入，当LE为高时，21bit的串行移位移位寄存器中的数据字将被送入相应的四个锁存器之一中（由控制比特决定） |
| 14 | VDD2 | 输出 | PLL1预分频器的电源，使用时经3.3kΩ的电阻连到VDD0 |
| 15 | Dec2 | 输出 | PLL1的电源去耦端，有必要用一个电容就近接地 |
| 16 | fin2 | 输入 | 从PLL1（IF）VCO来的预分频器输入，最大频率为500MHz |
| 17 | GND | 地端 | |
| 18 | CP2 | 输出 | PLL1内部的脉冲成形输出，用作外部VCO的输入驱动 |
| 19 | VDD | 2.7～3.3V电源，需经一个电容就近接地 | |
| 20 | VDD | 电源，2.7～3.3V，需经一个电容就近接地 |
串行数据输入端Ｄａｔａ输入的数据可在时钟Ｃｌｏｃｋ 的上升沿逐次移入２１ｂｉｔ的移位寄存器，其中ＭＳＢ?Ｍ１６?最先输入，当ＬＥ为高时，数据送入最后２位地址位所决定的２１ｂｉｔ的移位寄存器的相应地址中。图４所示是ＰＥ３２９３的寄存器位。如果将ｆＬＤ用作数据输出，那么移位寄存器中的Ｓ２０ 的内容将在Ｃｌｏｃｋ 的下降沿送入ｆＬＤ，这样，ＰＥ３２９３和相应的器件就构成了环状结构。
ＰＬＬ１（ＲＦ）的ＶＣＯ频率ｆｉｎ１的大小与ｆｒ的值有关，它们之间的关系如下：
Ｆ１可用于决定ＰＬＬ１的分频比，如果Ｆ１为偶整数，那么，ＰＥ３２９３可自动化简分频数。比如，Ｆ１等于１２时?分数１２／３２将自动化简为３／８这样，分母就可能为２，４，８，１６和３２。相应地，Ｆ２可用于决定ＰＬＬ２的分频比。
４ ＰＥ３２９３的典型应用电路
在频率综合器的设计中，环路滤波器的优化设计要权衡很多因素，环路带宽一般定为步进频率的１０％。对二阶环来说，ＰＥ３２９３可以提供快速的锁定时间，而且环路带宽的增加还可以减少锁定时间，但过宽又会导致系统稳定性变差。如果对锁定时间的要求不是很高的话，较窄的二阶环可残留较少的ＦＭ?而且不需要增加额外的器件；而三阶环在锁定时间和残留ＦＭ中可进行较好的协调。ＰＥ３２９３器件中的ＰＬＬ自带接地电容和成形电路，其中ＰＬＬ１自带５０ｐＦ的接地电容，而ＰＬＬ２自带１００ｐＦ的接地电容。对于窄带环路滤波来说，这些电容是相对透明的。但随着环路带宽的增加，内部电容将起主要作用，它将限制环路带宽。而对大多数应用系统来说，这不是考虑的主要因素。比如，当ＰＬＬ１用作步进频率为８０ｋＨｚ时，环路带宽可以为８ｋＨｚ。这对于二阶环和三阶环的环路滤波器的设计来说，利用Ｐｅｒｅｇｒｉｎｅ公司的软件Ｉｎｔ－Ｎ＿ＰＤ＿ＬＰＦ很容易实现。该软件可以在Ｐｅｒｅｇｒｉｎｅ公司的主页上免费下载。
数据输入端Ｄａｔａ输入的数据在时钟输入Ｃｌｏｃｋ 的上升沿逐次移入２１ｂｉｔ的移位寄存器且ＭＳＢ(Ｍ１６)在先，因此，当ＬＥ为高时，数据送入由图４所示的最后２位地址位所决定的２１ｂｉｔ移位寄存器的相应地址中。比如，当程序对计数器Ａ１进行控制 时，送入寄存器的最后两比特(Ｓ０, Ｓ１)应为(１,１)，计数器Ａ１中的５比特位可以按表２设置。因此，在正常情况下，即使不用ＰＬＬ２?ＩＦ?? Ｓ１６也应设为０。应注意的是，ＰＥ３２９３的工作模式、鉴相器极性和功率控制均可以由Ｃ１０～Ｃ１４和Ｃ２０～Ｃ２４来控制。表2 PE3293的计数器设计表
| 分频比 | MSB | LSB | 地址位 | ||||
| S11 | S10 | S9 | S8 | S7 | S1 | S0 | |
| A14 | A13 | A12 | A11 | A10 | 1 | 1 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 2 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |
| - | - | - | - | - | - | 1 | 1 |
| 31 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.