整个电气信号完整性(ESI)机制是相当复杂的，它通过电压降、串话和时延影响数字电路工作，同时也会影响模拟电路和射频电路性能。至于后者，影响会更复杂，因为非常小的噪声电平会随时产生戏剧性的影响，而且不仅是伴随在像数字领域中发生的特殊信号转换旁。
总之，影响模拟和射频电路的噪声是由高频运行大电子信号的电路引起的。这些入侵者可以是从电源吸取大量电流的数字、模拟或射频电路的任何组合，由于各种物理互连和封装寄生效应的存在而导致相当大的电源反弹。如图1所示，这些寄生效应也能防止
悉数收集来自入侵者到片外电路的所有噪声，剩余噪声将通过衬底、互连和封装参数进行传播。噪声注入会发生在各种传导机制上，如衬底偏置连接、来自源-漏结点的电容或金属电容以及完好衬底结点。通过整个系统散布的噪声在通过从互连与封装耦合至RLC寄生效应的RC衬底发送时可以得到进一步滤波。
在应对ESI对模拟和射频受害者影响的所有挑战中，噪声产生和注入的建模难度最大。关键是要同时在时域和频域收集许多电源和衬底电流。图2给出了一个最简单的可能单元例子：CMOS缓冲器。这里得到的结果是一套具体的输入偏移率和输出负载条件。在实际应用中需要在各种操作设置情况下对标准库中每个单元的所有系列品种进行建模。
一方面，目前主流EDA流程(如ECSM)中提供的现成噪声模型只能处理时域中的电源噪声。另一方面，最近考虑模拟/射频影响的公开评论都集中在衬底噪声建模，但并不兼容商用软件的要求。
另外，互连并非主导因素，只是串话媒介，与纯数字应用是不同的。从图3在各种衬底类型情况下做的噪声传播仿真可以看出，对模拟和射频应用而言，在1GHz以上通过互连和封装的容性和感性耦合相当重要。
另外，干扰噪声对模拟和射频受害者的影响不只局限于时延，还有从不良偏置到全部性能参数劣化的各种可能，例如LNA噪声指数、VCO上的相位噪声和尖脉冲等，它们要求在时域和频域都建立噪声模型。
衬底、互连和封装寄生效应的影响分别取决于采用的制造技术、与所用标准单元相关的设计风格以及系统目标要求，因此更是增加了复杂性。目前为止只有一个专用软件平台有助于高效地解决ESI问题，它能在设计流程中尽早发现系统弱点，并确定最合适的解决方案。
用于ESI分析的EDA解决方案
现对ESI方面的EDA解决方案的高级别要求总结如下：1)能够建模任何硅片和封装制造技术；2)能对标准单元库进行预表征；3)从早期底层规划到最终版图验证能够统一建模技术以处理复杂IP和整个系统；4)无缝集成进大多数流行的设计流程。
对此，Coupling Wave Solutions(CWS)公司的答案是称为WaveIntegrityTM的软件平台。如图4所示，组成这个平台的所有四款工具都是基于公共抽取和分析引擎。专用于表征制造数据的WaveMapperTM可以抽取必要的参数以精确地建模衬底和互连寄生效应。
WaveLibrarian能够自动处理标准单元、内核和I/O单元库并产生紧凑的私有模型，同时将ESI增加到现有的单元描述集中。WaveModeler是一种IP模块建模工具，允许IP提供商在不透露他们知识产权的核心内容情况下交流ESI参数。
WaveAnalyst是一款调查解决方案，有助于设计师在从RTL到最终版图验证的整个过程中分析和增强复杂系统和IP模块的鲁棒性
数据准备
为了提高性能和容量，设计师应该使用WaveMapper和WaveLibrarian收集那些驱动噪声注入和传播的最重要特征参数。每个过程都要运行WaveMapper一次，以便抽取2.5D抽取引擎必需的衬底和互连特征参数。除了这种预处理能显著加快抽取速度外，技术映射图还能更好地保护对商用非常敏感的代工厂IP，因为它可以将掺杂规范压缩成可防止反向工程的信息。
WaveLibrarian自动读取行为和SpICe描述以及标准单元的抽象和全部版图，并计算出私有的ESI宏模型。这包括了电源和衬底资源形式的噪声贡献，以及提供所有资源与外围单元之间链路的无源RC模型。在表征过程中可以收集到许多噪声指数。为了加快系统级分析，同时限制最终数据库的大小，这些数据可以聚集起来形成一套简化的等效谐波，如图6所示，并被最终存储，从而允许在复杂IP或完全系统分析期间在时域和频域中进行高效重构。
对每个单元来说，通过改变输入向量、输入斜率和输出负载可穷尽注入条件。在所有仿真结束时，可以用私有算法确定最坏、最差的注入指数以及典型的统计行为。
完整系统噪声建模
从设计流程早期到最终版图，建模噪声发生遇到的最大挑战是有效细节的变化等级。最详细的数据只能在最终阶段获得，此时可以访问到许多信息--完成最终布局布线的物理版图、通过各种标准格式(GDSII，DEF，LEF，SPEF，DSPF)的信号延时和门负载等。
相反，在进入物理系统组装之前，有效信息仅限于近似的门数量和估计面积，以及电源和时钟域分配。为了克服这个阶段详细信息的缺乏，需要利用特殊算法提供这些条件下的噪声估计。
当然，就像图7中描述的那样，精度等级会不断变化，只有当最终版图确定时才能达到最佳模型。例如，在最终版图完成前不可能评估实际的工作状态(延时，门负载)。即使在流程的更早时候，详细网表也是无法确知的，因而增加了由特殊IP模块注入的噪声的不确定性。因此需要利用特殊方法来克服流程早期提供的有限精度。
在系统噪声模型方面，CWS的策略是利用预表征化标准单元数据提出独立于提供细节等级的三个噪声术语：最差、典型和最好噪声指数。这要感谢常用技术集在整个流程中的应用，最差和最好情况估计在物理描述接近最终版图时会合并到一起。
CWS噪声建模算法充分利用了可能从已有设计抽取的统计信息(典型的单元利用率、统计时延和负载分配等)。然后当细节公开时，估计就可以用实际数据代替，整个系统描述可以用相同的技术加以处理。这种方法可以确保最坏和最佳情况合并成只能在最终版图后获得的典型噪声。
这种方法可以使噪声估计远在在物理实现之前进行，从而有助于作出重要的决定。事实上，如果最坏情况的噪声分析不会引起任何ESI问题，那么后继工作将是安全的，也很可能表示首个硅片不存在串话。相反，如果最好情况估计引起了潜在干扰，对物理实现的实施风险将特别大，需要采取严格的纠正措施，并有可能引发封装、架构等高层选择。
整合了产生和传播建模的分析结果
传播模型是根据版图描述自动运算的。整合了衬底、互连和封装的自发和交互RLC寄生效应的结果网表可以用图8描述的专用可视工具开发出来。
该转移函数与系统级噪声放在一起可节省干扰噪声的全能模型。因此，可以用私有分析引擎仿真到达系统中用户定义监视节点的噪声数量。输出结果可以在时域和频域中显示，如图9所示。
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.