HCTL-2032介绍
HCTI-2032是Avago公司生产的CMOS专用集成电路，集噪声滤波、正交解码、可逆计数、总线接口于一体，可大大改善测量系统的性能。相比HCTI-2022而言，HCTL-2032可接收两路正交解码脉冲，并且增加了接收基准信号，时钟周期达33MHz，不仅节省了电路设计的体积，而且提高了测量精度和处理数据的速度。
2.1 功能
HCTL-2032的引脚排列如图1所示，HCTL-2032可以将光电编码器输出的波形转换成数字信号输入微处理器，两路输入引脚CHAx、CHAv、CHIx和CHBx、CHBy、CHIy经过施密特触发器整形滤波后，通过设置EN1、EN2的值选择采用4×、2×、1×计数模式，而后送入32位二进制计数器对采集的正交波计数，由于输出数据线只有8位，因此32位的数据需要通过改变控制线SEL1、SEL2、OE的值分四次依次读出。 
2.2 内部结构
HCTL-2032内部包括数字滤波器、正交解码逻辑、位置计数器、总线接口，内部结构框图如图2所示。
2.2.1 数字滤波器
HCTL-2032的输入部分包括施密特触发器与数字延迟滤波器，用于抑制混入正交信号的噪声。正交信号通过施密特触发器后，必须保持3个上升沿才能通过数字滤波器，小于1 V的低电平噪声被滤除。余下的高电平、短持续时间噪声脉冲通过数字滤波器滤除。
2.2.2 正交解码
HCTL-2032提供了1×、2×、4×三种可选解码方式，解码方式的选择由EN1、EN2的组合值控制，正交输入相邻跳变沿之间二者的电平状态有四种：10、11、01、00。当选择4×模式时，在一个周期内正交解码器在时钟上升沿采样四种状态进行计数，同理，当选择2×和1×模式时，在一个周期内正交解码器在时钟上升沿分别采样两种、一种状态进行计数。每监测到一次状态变化，在CNTDEC引脚输出一个宽度为半个时钟周期的正脉冲。同时给出状态转移方向信号，U／D=1，表明A相超前B相。反之B相超前A相。图中同时还给出计数器溢出时的级联信号CNTCAS。正交解码器对信号与时钟的要求为tES＞tCLK。
2.2.3 32位二进制计数器与32位锁存器
正交解码采集的脉冲输入32位增／减计数器，在时钟的上升沿计数，计数值送入32位锁存器，使用时通常有以下几种情况：
(1) 计数范围在32位计数器计数值范围之内，计数值代表绝对位置。
(2) 统作往返周期运动且每周计数值小于32位时，可由RST每个周期复位一次计数器。
(3) 统也可用作8、16、24、32位计数，这时两次读取的计数差代表绝对位置，系统绝对位置可由系统软件计算，但是计数器会上溢或下溢，为了防止位置信息丢失，必须保证每次计数差不超过计数器最大计数的一半，即8位，16位，24位，32位分别应该在127，32 767，8 388 607，2 147 483 647内读取数据。
(4) 统计数大于32位时，可用控制端口与其他计数器构成更高位的计数器，从而得到计数绝对值，32位锁存器在非读数据期间的每个上升沿捕捉计数器的值。在读取数据时，不再捕捉新的数据值，保证数据的正确性，数据读完后由RST信号将锁存器清0。
2.2.4 禁止逻辑和总线接口
禁止逻辑在每个时钟周期的下降沿采样OE、SEL1和SEL2的值，根据三个信号不同值的组合分四次从总线接口读出计数器的值以及复位禁止逻辑。
3 与TMS320F2812的接口电路
TMS320F2812是TI公司最新推出的DSP器件。它具有数字信号处理能力、强大的事件管理能力和嵌入式控制功能、运算速度快、接口资源丰富，适用于具有大批量数据处理的测控场合。TMS320F2812只提供了两个事件管理器EV1和EV2，每个事件管理器模块都有一个正交编码脉冲电路QEP1和QEP2，QEP3和QEP4，只接收两路正交编码脉冲。TMS320F2812工作电压是3.3 V，而HCTL-2032工作电压是5 V，两者之间不能直接相连，必须采用电平转换器，本设计采用SN74LVTH245驱动，同时为了防止负载对DSP的影响，采用双通道高速光耦HCPL2630进行隔离。硬件电路如图3所示。
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.