compareall(比较)模块
实现转换后数据(A、B)同设定的上下限(图中为upperl、lower。1和upper2、lower2)进行比较；减法模块得出的差值(sub)，与设定的基准值c进行比较。最后输出比较结果，将结果送到显示输出部分，以LED显示灯形式来显示结果，如图4所示。
lamp模块
总控显示灯选择模块，根据输入的结果来决定输出灯的颜色，如图5所示。
具体算法流程如图6所示。
仿真验证
数据处理模块采用verilog语言编写，用Maxplus II进行功能仿真，设定upperl与upperl2值均为400(即上限4.0Ω)，lowerl与lower2值均为300(即下限3.0Ω)，基准比较值C为025(即电阻差值最大限度为0.25)，采用六组不同区间数据作为采样输入，仿真结果如图7所示。
波形显示该算法完全正确，功能达到设计要求。我们采用Altera公司Cyclone系列的EPlC3芯片，进行FPGA仿真，并将其应用于实际系统中，完全达到预期效果。为了检验系统的精确度，采用精密数字微欧计进行校验，该仪表测量准确度达0.1％，分辨率最高可达1mΩ。
本文提出的设计方法，从实际应用来看，节省了面积开销，仪器稳准度更高，反应速度更快，并且降低了系统整体电路的复杂度，提高了系统集成度。经软件仿真和实际功能验证．证明设计可靠、设计方案可行，在实际应用中有较大的实用价值。
(来源:电子技术)
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.