在Virtex-4中共有16个BUFG，若都被使用且经手动优化后仍不满足要求 ，那么还可以使用ISE提供的Floorplanner工具，对设计的各个模块手动进行位置摆放，使各个模块尽量靠近自己所使用的时钟树。
代码一致性
对于经过FPGA验证的代码而言，最担心的是经过验证的代码和进行流片的代码不一致。导致这个现象产生的原因是多种的，其中版本控制和由于FPGA、ASIC专用器件不一致而引起的问题是最常见的两个问题。前者不在本文的讨论范围，故在此略过。
对于经过FPGA验证的代码，为了能够使被测代码可以顺利的在FPGA进行验证，根据2.1节所述，一般都采取了FPGA专用的器件。这些FPGA专用器件在ASIC中是不存在的。为了解决这个问题，我们通常采取“假代码”（Fake Code）解决。
顾名思义，“假代码”就是在代码中保留FPGA专用器件的名称和接口，但是在FPGA和ASIC中使用不同的器件内核。该器件若在FPGA下使用则使用FPGA专用器件，若在ASIC下使用，则使用自己编写的代码。尽管这种做法仍然无法保证代码的完全一致，但是却最大限度的避免了代码的差别。
结论
究竟使用EDA 仿真工具还是使用FPGA进行流片前的功能验证一直是业内讨论的热点话题，不同的设计、测试人员也有自己的观点。本文针对使用FPGA进行验证测试所遇到的一些问题提出了相应的解决方法，对于使用FPGA进行验证测试的工程师有一定的参考意义。
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.