A／D转换结果输出直接与FIFO数据输入端D0～D15相连}转换控制由ARM处理器的一个PWM输出端产生所需的采样频率的采样控制信号，该信号同时作为 FIFO的输入使能端的控制。AD767l的BUSY输出端作为FIFO的输入时钟(WCLK)控制信号，当转换结束时 BUSY(WCLK)由低变高，此时FIFO写使能WEN有效，转换数据就在WCLK(BUSY)信号的上升沿被写入FIFO 存储器中。LPC2210 ARM处理器总线数据宽度配置为 16位，由EMC总线的片选信号nCS2、输出使能信号 nOE、时钟输出XCLK来控制FIFO的数据读取。FIFO 的半满(HF)、全满(FF)标志与ARM的2个中断引脚相连，可通过编程在实际应用中选择使用；EF接ARM的 PO．23引脚作为FIFO的空查询引脚。
结语
采用FIFO器件作为高速A／D与ARM处理器间的数据缓冲，具有电路结构简单、性能可靠等优点；同时提高了处理器的工作效率，使控制更加方便。
1.部分资源来自网络,经ET电子归类整理,旨在服务电子爱好者并无商业目的,不保证正确性与完整性.
2.如果您觉得本站资源对您有用,请告知您的好友,用搜索引擎搜"ET电子"即可.